Плата розробки Altera MAX II EPM240 CPLD

Модуль на базі мікросхеми програмованої логіки (CPLD)   Altera MAX II EPM240T100C5N  розроблений для швидкого прототипування,  вивчення цифрової схемотехніки та апаратної реалізації швидкісних логічних схем. Плата містить базову обв'язку,  необхідну для старту мікросхеми,  що дозволяє одразу перейти до програмування на VHDL або Verilog без розробки власної друкованої плати під корпус TQFP-100. Технічні характеристики Характеристика Значення Мікросхема Altera EPM240T100C5N Логічні елементи (LE) 240 (еквівалент ~8000 логічних вентилів) Користувацька флеш-пам'ять (UFM) 8 Kbits Кількість пінів вводу/виводу (GPIO) 80 Тактовий генератор 50 МГц (вбудований активний кварц) Напруга живлення плати 5В (подається на відповідні піни) Напруга логіки (I/O) та ядра 3. 3В Стабілізатор напруги Вбудований AMS1117-3. 3 Інтерфейс конфігурації Стандартний 10-піновий JTAG роз'єм